1T-SRAM

El 1T-SRAM es una tecnología de la memoria de acceso aleatorio (RAM) pseudoestática introducida por MoSys, Inc., que ofrece una alternativa high density a la memoria de acceso aleatorio estática (SRAM) tradicional en aplicaciones de memoria introducidas. Mosys usa un acumulador del transistor solo (célula del trozo) como la memoria dinámica de acceso aleatorio (DRAM), pero rodea la célula del trozo de la circuitería de control que hace la memoria funcionalmente equivalente a SRAM (el regulador esconde todas las operaciones específicas para el DRACMA como el precobro y refresque). El 1T-SRAM (y PSRAM en general) tiene un ciclo solo estándar que SRAM conectan y aparece a la lógica circundante como un SRAM iba.

Debido a su célula del trozo de un transistor, el 1T-SRAM es más pequeño que convencional (de seis transistores, o “6T”) SRAM, y más cerca en talla y densidad al DRACMA introducido (eDRAM). Al mismo tiempo, el 1T-SRAM tiene el rendimiento comparable a SRAM en densidades del multimegabit, usa menos poder que eDRAM y se fabrica en un proceso de la lógica de CMOS estándar como SRAM convencional.

Los mercados de MoSyS 1T-SRAM como IP físico para el introducido (en - mueren) el uso en el Sistema en una viruta (SOC) aplicaciones. Está disponible en una variedad de procesos de la fundición, incluso el Diplomado, SMIC, TSMC y UMC. Algunos ingenieros usan los términos 1T-SRAM y "DRACMA introducido" de modo intercambiable, ya que algunas fundiciones proporcionan 1T-SRAM de Mosys como “eDRAM”. Sin embargo, otras fundiciones proporcionan 1T-SRAM como un ofrecimiento distinto.

Tecnología

1T SRAM se construye como una serie de pequeños bancos (típicamente 128 filas × 256 trozos/filas, 32 Kbits en total) conectado a un escondite SRAM con el tamaño de banco y un regulador inteligente. Aunque ineficaz por el espacio comparado con el DRACMA regular, las líneas de la palabra cortas permiten velocidades mucho más altas, por tanto la serie puede hacer un sentido lleno y preprecio (ciclo de RAS) por acceso, proporcionando el acceso aleatorio rápido. Cada acceso es a un banco, permitiendo bancos no usados refrescarse al mismo tiempo. Además, cada fila leída del banco activo se copia al escondite SRAM con el tamaño de banco. En caso de accesos repetidos a un banco, que no permitiría el tiempo para refrescan ciclos, hay dos opciones: los accesos son todos a filas diferentes, en cuyo caso todas las filas se refrescarán automáticamente, o tienen acceso a algunas filas repetidamente. En el caso último, el escondite proporciona los datos y permite que tiempo para una fila no usada del banco activo se refresque.

Hubo cuatro generaciones de 1T-SRAM:

1T-SRAM original: aproximadamente mitad de la talla de 6T-SRAM, menos de mitad del poder.

1T-SRAM-M: Variante con consumo de energía de reserva inferior, para aplicaciones como teléfonos celulares.

1T-SRAM-R: Incorpora la CEE para precios del error de software inferiores. Para evitar una pena del área, usa células del trozo más pequeñas, que tienen un índice de errores intrínsecamente más alto, pero la CEE más que compensa esto.

1T-SRAM-Q: Esta versión "de densidad cuádruple" usa un proceso de fabricación ligeramente no estándar para producir un condensador doblado más pequeño, permitiendo la talla de memoria partirse por la mitad otra vez sobre 1T-SRAM-R. Esto realmente añade ligeramente a costes de producción de la oblea, pero no interfiere con la fabricación del transistor lógica de la manera la construcción del condensador del DRACMA convencional hace.

Comparación con otras tecnologías de memoria introducidas

El 1T-SRAM tiene la velocidad comparable a 6T-SRAM (en densidades del multimegabit). Es la velocidad considerablemente más rápida que eDRAM, y la variante "de densidad cuádruple" sólo es ligeramente más grande (el 10-15% se afirma). En la mayor parte de procesos de la fundición, los diseños con eDRAM requieren adicional (y costoso) las máscaras y los pasos que tratan, compensando el coste de 1T-SRAM más grande mueren. También, algunos de aquellos pasos requieren muy altas temperaturas y deben ocurrir después de que los transistores lógicos se forman, posiblemente dañándolos.

El 1T-SRAM también está disponible en el dispositivo (IC) la forma. GameCube Nintendo era el primer sistema del videojuego para usar 1T-SRAM como un almacenaje de memoria (principal) primario; GameCube posee varios dedicaron dispositivos 1T-SRAM. El 1T-SRAM también se usa en el sucesor con GameCube, la consola de Wii de Nintendo.

Note que esto no es lo mismo como 1T DRACMA, que es la utilización construida de la célula de un DRACMA "capacitorless" del condensador del canal parásito de transistores SOI, más bien que un distinto

capacitor.http://legwww.epfl.ch/ekv/mos-ak/wroclaw/MOS-AK_JMS.pdf

MoSys reclama las tallas siguientes series de 1T-SRAM:

Véase también

7,146,454 "Ocultamiento Evidente estadounidense refresca en la Arquitectura 1T-SRAM" * (por el Semiconductor del Ciprés) describe un sistema similar para esconderse DRACMA refrescan la utilización de un escondite SRAM.



Buscar